所属方向：X1 芯片与 SoC。前面 L3–L7 的功能最终都落在芯片上。不同形态设备的芯片架构差异很大，这是理解芯片商竞争格局的基础。
AP / 路由 SoC
- 原理：一颗主 SoC 集成多核 CPU（运行 Linux / OpenWrt）、包转发加速引擎、以太网 PHY / 交换、PON 或 DSL 接口，以及 1–2 个 Wi‑Fi 射频；再通过 PCIe 外挂其余频段的 Wi‑Fi 芯片，组成三频或四频产品。
- 代表：Broadcom BCM67xx、Qualcomm Networking Pro / Dragonwing、MediaTek Filogic。
Combo 芯片 Wi‑Fi + BT Combo
- 原理：终端（手机、笔电、IoT）用的连接芯片，把 Wi‑Fi、蓝牙（加 Thread / 802.15.4、UWB）集成在同一颗芯片上，共享射频前端、天线和晶振，并内置 PTA 共存仲裁。
- 代表：Qualcomm FastConnect、Broadcom BCM43xx、MediaTek、Apple N1、Intel BE20x。
NPU / APU 与片上 AI
- 原理：Wi‑Fi 8 时代的路由平台开始集成神经网络处理单元（NPU），或把 CPU、NPU 和网络引擎做成独立的应用处理器（如 Broadcom BCM4918 APU）。用途包括：
- 在本地运行信道选择、干扰识别、流量分类等 AI 模型。
- 做 Wi‑Fi 感知推理。
- 支撑运营商的增值服务（安全、QoE 保障）。
包转发加速 Network Offload Engine
- 原理：把 NAT、路由、QoS、加解密等数据面处理从 CPU 卸载到专用硬件，使多千兆 Wi‑Fi 加 10G 以太网的转发不占用 CPU。同时支持 Wi‑Fi 到以太网的直通（Wi‑Fi Offload），这是路由 SoC 之间的主要差异点之一。
CNVi 集成连接架构
- 原理：Intel 把 Wi‑Fi 的 MAC 与部分数字逻辑集成进 CPU 平台（PCH / SoC），外置一颗只含射频和部分基带的“伴随射频模块”（CRF，如 BE201），两者之间通过专用接口相连，降低成本和功耗。这是 PC 平台 Wi‑Fi 的主流方式。
主机接口 PCIe / SDIO / USB
- PCIe：高吞吐，AP 与 PC 的标准接口。
- SDIO：功耗低、引脚少，手机和 IoT 常用。
- USB：外置网卡。
- 影响：接口带宽与时延直接限制多千兆 Wi‑Fi 的实际吞吐，也决定了驱动架构（SoftMAC 或 FullMAC）。
工艺与集成 Process and Integration
- 原理：数字基带和 MAC 随先进 CMOS 工艺缩放（面积、功耗下降）；射频与模拟部分受益有限，但为了成本仍然集成在同一颗 CMOS 芯片上。高功率 PA 多留在片外 FEM（GaAs / SiGe），IoT 芯片则把 PA 也集成进来。
- 趋势：Wi‑Fi 与光接入（PON）、以太网、蜂窝（FWA）在网关芯片上的集成度不断提高。
通信协处理器 Radio Co‑Processor
- 原理：在 IoT 和嵌入式场景中，由一颗专门的 Wi‑Fi 芯片承担完整的网络协议栈，主 MCU 或主处理器只通过简单接口收发应用数据，例如乐鑫 ESP32‑E22。它降低了主控的负担和软件复杂度。