所属方向：L3 射频收发机。射频收发机负责把基带信号搬到 2.4 / 5 / 6 GHz 载波上，接收时再搬回来。现代 Wi‑Fi 芯片几乎都把多频段收发机与基带集成在同一颗 CMOS 芯片里。
零中频架构 Zero‑IF / Direct Conversion
- 原理：本振频率等于载波频率，射频信号经一次正交混频直接变到基带（发射时反之），不需要中频和镜像滤波器，易于集成、成本低，是 Wi‑Fi 收发机的主流架构。
- 代价：直流偏移、LO 泄漏、IQ 失配、闪烁噪声等问题都集中在基带附近，需要靠校准解决，见 射频损伤与校准。
正交调制与解调 IQ Modulator / Demodulator
- 原理：发射时，I、Q 两路基带信号分别与 、 相乘后相加，得到射频信号；接收时用同一对正交本振把射频信号拆回 I、Q。正交本振常用 2 倍（或 4 倍）频率的振荡器分频产生，以保证 90° 相位精度。
混频器 Mixer
- 原理：两个信号相乘产生和频与差频，实现频率搬移。CMOS 收发机多用无源开关型混频器，线性度好、闪烁噪声低。
LNA 低噪声放大器（片上）
- 原理：接收链路的第一级有源放大（片外 FEM 中也可能再有一级）。它的噪声系数（NF）基本决定整个接收机的灵敏度（Friis 公式：第一级的噪声贡献最大）。片上 LNA 通常支持多档增益，配合 AGC 使用。
基带滤波器与 VGA
- 基带滤波器：抑制邻道干扰和 ADC 混叠。带宽需要在 20–320 MHz 之间可配置。
- VGA（可变增益放大器）：与 LNA 一起受 AGC 控制，把信号调整到 ADC 的最佳输入范围。
PA 驱动级与片上 PA
- 原理：发射链路中把上变频后的小信号放大到足以推动片外 PA（FEM）的电平；低成本或 IoT 芯片常直接集成片上 PA，省掉 FEM，但输出功率与效率受 CMOS 限制。
数字 PA / 极化发射机 Digital PA / Polar TX
- 原理：把信号分解成幅度与相位两部分，相位由 PLL / 相位调制器生成，幅度通过开关阵列（数字控制的 PA 单元数量）直接合成。优点是效率高、易于随工艺缩放；难点是宽带信号下幅相同步和带外噪声。这是学术界（ISSCC、JSSC）Wi‑Fi 发射机的研究热点。
多射频并发 Concurrent Multi‑Radio
- 原理：Wi‑Fi 7 的 MLO 与三频 AP 要求 2–4 套收发机同时工作，涉及射频之间的隔离、本振互相牵引（LO Pulling）和散热。终端多用 EMLSR 以减少射频套数，见 MLO。